

# **POST-Karte**

# Zur Fehlerdiagnose in PCs

Direkt nach dem Einschalten führt der PC einen Test der einzelnen Hardewarekomponenten durch und erzeugt dabei die POST-Meldungen. Diese werden mit der hier vorgestellten PC-Einsteckkarte ausgelesen und angezeigt. Zusätzlich erfolgt mit dieser POST-Karte die Überprüfung der Versorgungsspannungen des PCs, wobei selbst kurzzeitige Spannungseinbrüche erkennbar sind.

#### **Allgemeines**

Das BIOS (Basic Input Output System) eines PCs stellt die Verbindung zwischen den einzelnen Hardwarekomponenten und dem Betriebssystem dar. Es sorgt dafür, daß die verschiedenen Mainboards trotz unterschiedlicher Chipsätze kompatibel zueinander sind.

Nach dem Einschalten des Rechners nimmt das BIOS einen Test der einzelnen Hardwarekomponenten vor, und gibt dabei vereinzelte Informationen über den Prozessortyp, die Diskettenlaufwerks- und Festplattentypen, den RAM-Speicher und die Schnittstellen auf dem Bildschirm aus. Dies ist jedoch nur ein Bruchteil der ausgeführten Hardwaretests.

Zusätzlich werden sogenannte POST (Power On Self Test)-Codes generiert, die auf einer I/O-Adresse ausgegeben werden. Als Standard hat sich hier die I/O-Adresse 80h durchgesetzt.

Um diese POST-Codes auszulesen und anzeigen zu können, bedarf es einer speziellen PC-Einsteckkarte, die als POST-Karte bezeichnet wird. Die von ELV entwikkelte Karte besitzt 2 kleine 7-Segment-Anzeigen, auf der die POST-Codes in hexadezimaler Form erscheinen.


Die I/O-Adresse wird über einen 10fach DIP-Schalter im Bereich von 000H bis 3FFh eingestellt und kann somit auch auf abweichende Adressen (z.B. 84h bei einigen Compaq-Rechnern) angepaßt werden.

Durch die freie Einstellung der I/O-Adresse ist die Karte auch zum Test anderer Hardwarekomponenten geeignet. Wird zum Beispiel die I/O-Adresse auf 378h eingestellt, die dem Datenregister der ersten parallelen Schnittstelle entspricht, sind die Ausgaben auf der Anzeige überprüfbar.

Optional besteht auch die Möglichkeit, die Karte so zu konfigurieren, daß die vom Prozessor gelesenen Daten angezeigt werden.

Bei einer Einstellung der I/O-Adresse 379h (Statusleitungen der ersten parallelen Schnittstelle) erscheinen die von dieser Adresse gelesenen Daten auf der Anzeige.

Zusätzlich stehen auf der POST-Karte 4 LEDs zur Verfügung, die aufleuchten,



wenn die Versorgungsspannungen des Motherboards anliegen. 4 weitere LEDs dienen zum Erkennen von Spannungseinbrüchen um mehr als 10 %. Unmittelbar nach dem Einschalten des PCs leuchten diese LEDs auf. Fällt nun eine Spannung um mehr als 10 % ab, erlischt die entsprechende Leuchtdiode bis zum nächsten Booten des Rechners, wodurch auch kurzzeitige Unterspannungen erkennbar sind.

#### Schaltung

Die Schaltung der POST-Karte ist in Abbildung 1 dargestellt.

Die Basisadresse der Karte wird über den 10fach-DIP-Schalter S 1 eingestellt, und die Adreßdecodierung erfolgt über das IC 1 des Typs 74LS688.

Wenn die Pegel an den Adreßleitungen A 2 bis A 9 mit den Pegeln, die an den DIP-Schaltern anstehen, übereinstimmen und das AEN-Signal an Pin 1 auf Low-Potential liegt, führt der Ausgang Pin 19 Low-Pegel. Die Decodierung der Adreßleitungen A 0 und A 1 erfolgt über die 2 Exklusiv-Oder-Gatter IC 2 A und B des Typs 74LS86. Stimmen die Pegel an den Leitungen A 0 und A 1 mit den Pegeln an den DIP-Schaltern 1 und 2 überein, so führen die entsprechenden Gatter Low-Pegel am Ausgang.

Über die Oder-Gatter IC 3 A und B erfolgt die Verknüpfung der Signale, so daß der Ausgang von IC 3 B auf Low-Pegel wechselt, wenn die vollständige Adresse am Adreßbus des PC-Slots anliegt.

Eines der Signale IORC oder IOWC wechselt auf Low-Potential und legt fest, ob von der anliegenden I/O-Adresse gelesen oder geschrieben werden soll.

Der Jumper J 1 gibt vor, ob die POST-Karte bei schreibendem oder lesendem Zugriff die Daten ausgeben soll. Wird die Karte zum Lesen der POST-Meldungen verwendet, ist der Jumper in der Stellung "Write" zu stecken.

Wechselt die IOWC-Leitung auf Low-Pegel und liegt zusätzlich die richtige I/O-Adresse an, führt der Ausgang von IC 3 C Low-Pegel.

Bei der ansteigenden Flanke dieses Signals wird das Latch IC 4 des Typs 74LS273 getriggert, das die Daten vom Datenbus übernimmt.

Zur Anzeige der Daten dienen zwei 7-Segment-Anzeigen, die das 8-Bit-Datenwort als Hexadezimalzahl darstellen.

Die Ansteuerung der Anzeigen erfolgt im Multiplexverfahren über das IC 5 des Typs ELV 9473. Hierbei handelt es sich um ein programmiertes GAL des Typs GAL16V8, das bereits in der 8-Bit-Hexadezimalanzeige aus dem "ELVjournal" 3/94 Verwendung findet.

Das 8-Bit-Datenwort wird an den Pins 2 bis 9 zugeführt, und die Ansteuerung der einzelnen Segmente erfolgt direkt über die Ausgänge Pin 13 bis Pin 19, wobei der Segmentstrom durch die Widerstände R 30 bis R 36 bestimmt wird.

In Abhängigkeit vom Pegel an Pin 1 des IC 5 wird das High-Nibble (High-Pegel an Pin 1) oder das Low-Nibble (Low-Pegel an Pin 1) des 8-Bit-Datenwortes decodiert und auf die Steuerausgänge gegeben.

Mit dem Schmitt-Trigger IC 12 B und den Bauteilen R 37 und C 12 ist ein Oszillator aufgebaut, der mit einer Frequenz von ca. 100 Hz schwingt, und auf den Eingang Pin 1 des IC 5 geschaltet ist. Der Takt wird über die 2 Inverter IC 12 A und D gepuffert, die jeweils einen der Transistoren T 1 oder T 2 durchsteuern und somit die Betriebsspannung der jeweiligen Anzeige schalten.

Eine weitere wichtige Aufgabe der Schaltung liegt in der Überwachung der Betriebsspannungen des Motherboards. Die Leuchtdioden D 1 bis D 4 dienen zur einfachen Kontrolle der Spannungen. Sie leuchten auf, wenn die Betriebspannung vorhanden ist.

Mit Hilfe der Operationsversärker IC 10 und IC 11 mit Zusatzbeschaltung ist eine Kontrolle der Betriebsspannungen realisiert, die das Absinken der Versorgungsspannungen erkennt und speichert.

Mit der Diode D 5 und dem Vorwiderstand R 7 wird eine Referenzspannung von +1,23 V erzeugt, die durch den Operationsverstärker IC 10 A des Typs LM 358 gepuffert wird. Der OP IC 10 B ist als invertierender Verstärker mit der Verstärkung von -1 geschaltet, an dessen Ausgang die negative Referenzspannung von -1,23 V anliegt.

Die positive 1,23V-Spannung ist auf den invertierenden Eingang Pin 2 des OPs IC 11 A geschaltet. Über den Spannungsteiler R 10, R 43 und R 11 wird die 12V-Betriebsspannung auf den nicht-invertierenden Eingang Pin 3 des OPs gegeben. Liegt die 12V-Spannung im normalen Bereich, so ist die Spannung an Pin 3 des OPs größer als die Spannung an Pin 2. Der Ausgang Pin 1 führt somit einen Pegel von +5 V, und die LED D 8 leuchtet.

Bei einem Absinken der 12V-Spannung um mehr als 10 % kippt der Komparator, und der Ausgang des OPs führt -5 V. Über D 6 fließt dann ein Strom, der den Eingang Pin 3 mit dem Widerstand R 12 nach -5V zieht.

Als Folge führt der Eingang eine negative Spannung von ca. -1,6 V, wodurch ein Zurückkippen des Komparators verhindert wird.

Mit gleicher Funktionsweise erfolgt auch die Spannungsüberwachung der +5 V mit dem IC 11 B, die sich nur durch die Dimen-

### Stückliste: POST-Karte


Widerstände:
390Ω R4, R6, R13, R17, R22, R27
470ΩR30-R36
1kΩR3, R5, R38, R39
2,2kΩ
$3,3k\Omega$
4,7kΩ
$10k\Omega$ R11, R12, R15, R16,
R20, R21, R25, R26,
R28, R29, R41, R42
27kΩR14, R24
47kΩR18, R23
120kΩR10, R44
220kΩR19, R37, R43
10kΩ, ArrayR1
Tonas, rarayRI
Kondensatoren:
10nF
100nF/ker
100nF C1, C12
Halbleiter:
74LS688 IC1
74LS86 IC2
74LS32 IC3
74LS273 IC4
ELV9473 IC5
LM358 IC10
LM324 IC11
CD4093
BC558 T1- T3
LM385D5
HDN1075 IC7, IC8
LED, 3mm, grün D1-D4
LED, 3mm, rot . D8, D11, D14, D17
1N4148 D6, D7, D9, D10,
D12, D13, D15, D16
D12, D13, D13, D10
Sonstiges:
Codierbrücke (Jumper)
DIP-Schalter, 10fach S1
1 Stiftleiste, gerade, 3polig
1 Slotblech, bearbeitet
2 Haltewinkel mit Gewinde M3
4 Zylinderkopfschrauben, M3 x 5mm
2 Muttern, M3


sionierung des Widerstandsteilers R 14 und R 15 unterscheidet.


Die -12V-Versorgungsspannung wird durch IC 11 C überwacht, das ebenfalls als Komparator geschaltet ist. Es vergleicht die negative Referenzspannung von -1,23 V, die am nicht-invertierenden Eingang Pin 10 anliegt, mit der -12V-Spannung, die an Pin 9 über den Spannungsteiler R 19, R 44 und R 20 zugeführt wird.

Im Normalfall ist die Spannung an Pin 10 höher als die Spannung an Pin 9. Der Ausgang führt dann +5 V, und die LED D 14 leuchtet.

Sinkt nun die Versorgungsspannung ab,










Bestückungspläne der POST-Karte



so steigt die Spannung an Pin 9 an, bis der Komparator kippt. Als Folge wechselt der Ausgang auf -5 V, und die LED erlischt. Ebenfalls fließt ein Strom über den Widerstand R 21, der die Spannung an Pin 10 nach -5 V zieht, und somit das Zurückkippen des Komparators verhindert.

Die Überwachung der -5V-Spannung geschieht äquivalent mit dem IC 11 D, wobei hier der Spannungsteiler R 24 und R 25 anders dimensioniert ist.

Das Löschen der Selbsthaltungen er folgt durch das Gatter IC 12 C und T 3, in

Verbindung mit den Dioden D 7, D 10, D 13 und D 16. Kurz nach dem Einschalten des PCs wird über die RESET-Leitung des PC-Slots ein positiver Reset-Impuls gegeben. Dieser wird gepuffert, und über die Dioden fließt ein Strom, der die Rückkopplungen der OPs aufhebt.

#### Nachbau

Die Schaltung der POST-Karte findet auf einer 110 mm x 97 mm messenden, doppelseitigen und einer 70 mm x 17 mm messenden, einseitigen Leiterplatte Platz. In gewohnter Weise werden zuerst die niedrigen und anschließend die höheren Bauelemente bestückt und auf der Platinenunterseite verlötet. Bei den ICs, Dioden und Anzeigen ist die richtige Einbaulage bzw. Polung zu beachten. Die LEDs werden mit einem Abstand von 6 mm, gemessen von der LED-Oberkante zur Leiterplattenoberfläche eingelötet.

Ist die Bestückung der Leiterplatten abgeschlossen, folgt das Verbinden der beiden Platinen. Dazu wird die kleine Leiter-

Taballa 1. Tuandnung	don I/O Adrocco 7	ur DIP-Schalter-Einstellung
Tabelle 1: Zuorunung	uei I/O-Auresse z	di Dir-Schaner-Einstehung

DIP		fer 1	2	3	4	5	6	7	8	9	A	В	C	D	Е	F	
1	1	0	1	0	1	0	0	0	1	0	1	0	1	0	1	0	3. Ziffer
2	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	
3	1	1	1	1	0	0	1	0	1	1	1	1	0	0	0	0	
4	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	
5	1	0	1	0	1	0	0	0	1	0	1	0	1	0	1	0	2. Ziffer
6	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	
7	1	1	1	1	0	0	1	0	1	1	1	1	0	0	0	0	THE RESERVE
8	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	
9	1	0	1	0		79-4											1. Ziffer
10	1	1	0	0													119

platte rechtwinklig vor die doppelseitige Leiterplatte gehalten, so daß auf der Platinenunterseite 1 mm übersteht. Nachdem die Leiterbahnen genau voreinander liegen, erfolgt das Verlöten unter Zugabe von ausreichend Lötzinn.

Alsdann sind die beiden Metallwinkel mit je einer M3x5mm-Zylinderkopfschraube sowie einer M3-Mutter auf die doppelseitige Leiterplatte zu schrauben. Zum Abschluß wird das Slotblech mit Hilfe von zwei M3x5mm-Zylinderkopfschrauben an die Leiterplatte geschraubt.

#### **Praktischer Einsatz**

Vor dem Einbau der POST-Karte in den PC ist diese zu konfigurieren. Bei Einsatz der PC-Einsteckkarte als POST-Karte ist

der Jumper J 1 in die Position "write" zu stekken. In diesem Fall erfolgt die Anzeige aller Datenworte, die vom Prozessor auf der

betreffenden I/O-Adresse ausgegeben werden.

Soll die Karte hingegen zur Anzeige von Daten dienen, die der Prozessor von einer Adresse einliest, so ist der Jumper J 1 in der Position "read" zu stecken.

Als nächstes wird die I/O-Adresse mit dem 10fach-DIP-Schalter S 1 eingestellt. Dient die PC-Einsteckkarte als POST-Karte, so ist die Basisadresse 80H einzustellen, wobei die Schalter ihre Position gemäß Tabelle 1 auf der Platine einnehmen.

Einige Rechner geben die POST-Meldungen jedoch auf einer anderen I/O-Adresse aus. Bei Compaq-Rechnern ist zum Beispiel auch die Adresse 84H gebräuch-

lich, und einige IBM-Rechner arbeiten mit der Adresse 90H. Einige dieser Adressen sind ebenfalls auf der Karte aufgedruckt und sollten ausprobiert werden, wenn die Adresse 80H nicht zum Erfolg führt.

Um die Karte auf eine beliebige I/O-Adresse einzustellen, muß die Adresse, die in hexadezimaler Form vorliegt, in die binäre Darstellung umgewandelt werden. Dazu dient die Tabelle 1, in der die Ziffern der Hexadezimalschreibweise direkt den DIP-Schalterstellungen zugeordnet sind. Bei der I/O-Adresse 320H sind zum Beispiel die Schalter 6, 9 und 10 geöffnet und alle anderen geschlossen.

Nach der Konfiguration kann die Karte in den PC eingesetzt werden. Dazu ist zuerst der PC auszuschalten und anschließend die Netzleitung aus dem PC zu zieabdeckung aufgesetzt und verschraubt werden, bevor das Netzkabel wieder eingesteckt wird.

Auf der Rückseite des Rechners sind nun im Slotblech die zwei 7-Segment-Anzeigen und die 8 Leuchtdioden zu sehen. Nach dem Einschalten des PCs sind zuerst die Betriebspannungen des PCs zu überprüfen.

Für jede der 4 Spannungen ist eine grüne und rote LED vorhanden, die direkt nebeneinander angebracht sind. Die Leuchtdioden beziehen sich, von der Anzeige beginnend, auf die Spannungen +5 V, -5 V, +12 V und -12 V. Die grünen LEDs zeigen an, daß die Spannungen vorhanden sind. Leuchtet eine dieser LEDs nicht auf, so liegt ein Kurzschluß vor, oder das Netzteil ist defekt.

Die roten LEDs signalisieren eine Abweichung der einzelnen Spannungen um mehr als 10 % vom Sollwert nach unten. Nach dem Einschalten des PCs wird die Schaltung zurückgesetzt, und die roten LEDs leuchten auf. Erlischt nun eine LED, so zeigt dieses an, daß die Spannung außerhalb des Toleranzbereiches liegt.

Häufige Ursache hierfür ist die Überlastung des Netzteiles. Beim Einschalten des Rechners laufen die Festplatten an, und das Netzteil wird zusätzlich belastet. Bricht nun eine der Spannungen zusammen, kann das zum Abstürzen des PCs führen.

Sind die Spannungsüberprüfungen zur Zufriedenheit ausgefallen, folgt die Überprüfung der POST-Codes. Dazu ist der PC kurz auszuschalten und nach dem erneuten Einschalten die Anzeige zu beobachten. Es erscheint für jeden Hardwaretest, den das BIOS durchführt, ein neuer Code auf der

Anzeige.

Bei ordnungsgemäßer Funktion der Hardware läuft der Selbsttest vollständig durch, und es erscheint der Code

"00". Tritt ein Hardwarefehler auf, bleibt der Hardwaretest an dieser Stelle "hängen".

Um zu erkennen, welche Hardwarekomponente den Fehler verursacht hat, dienen Tabellen, in denen der angezeigte Code der Hardware zugeordnet ist. Diese Tabellen sind für verschiedene BIOS-Hersteller unterschiedlich und unterscheiden sich sogar in verschiedenen Versionen der einzelnen Hersteller. Der Bauanleitung der POST-Karte liegt eine Anzahl Tabellen für die gängigen BIOS-Version bei.

Sollte die Tabelle für ein BIOS nicht enthalten sein, kann man diese jedoch direkt vom BIOS-Hersteller oder über den PC-Fachhandel erhalten.

# Die POST-Karte ermöglicht eine schnelle und einfache Fehlersuche in PCs

hen. Alsdann erfolgt das Herausdrehen der PC-Gehäuseschrauben und das Entfernen der Abdeckhaube. Nun ist eine Slot-Abdeckung eines freien PC-Slots zu entfernen und anschließend die Karte einzusetzen.

Um Zerstörungen der POST-Karte und des PCs zu vermeiden, sollten die Bauteile nicht unnötig berührt werden. Die Karte muß so weit eingedrückt werden, daß die Kontaktreihe im Slot einrastet. Anschließend ist das Slotblech mit einer Schraube zu befestigen.

Zur Vermeidung von Störaussendungen und aus Sicherheitsgründen darf der PC nur im geschlossenen Gehäuse betrieben werden. Deshalb muß zuerst die Gehäuse-

# **POST-Codes AMI WinBIOS**

OST-Code	Beschreibung	POST-Code	Beschreibung
01 02	reserviert reserviert	4B	Speicher über 1 MByte ermittelt, Test auf Software-Reset, dann Lösche des Speichers unter 1 MByte
03	NMI ist ausgeschaltet, Test Software-Reset/Power 04 reserviert	4C	Speicher unter 1 MByte gelöscht, Speicher über 1 MByte wird gelösch
05	Software-Reset/Power-on erkannt, Cache wird ausgeschaltet, wenn nötig		(Software-Reset)
06	POST-Code wird ausgepackt	→ 4D	Speicher über 1 MByte ist gelöscht, Speichergröße wird gesichert (Sof
07	POST-Code ist ausgepackt, CPU und CPU-Daten-Bereich sind initialisiert,		ware-Reset)
08	CMOS-Checksumme wird berechnet	4E	Speichertest gestartet (Hardware-Reset), 64k-Byte-Blöcke werden darge
09	CMOS-Checksumme berechnet, CMOS Diagnose-Byte geschrieben, CMOS	45	Stellt
0A	wird initialisiert, wenn "Init CMOS in every boot" gesetzt ist CMOS initialisiert, CMOS-Statusregister wird initialsiert für Datum und	4F	Speicherdarstellung dargestellt, sequentielle und zufällige Test werde vorbereitet
UA	Zeit	50	Speichertest/Initialisierung unter 1 MByte fertig, Videospeicher wird einge
OB	CMOS-Statusregister ist initialisiert	30	richtet
OC OC	Tastatur-Controller frei, Ausgabe der BAT-Kommandos an den Tastatur-	51	Videospeicher ist eingerichtet, Speicher über 1 MByte wird getestet
	Controller	52	Speicher über 1 MByte ist getestet, Speichergröße wird gesichert
0D	BAT-Kommandos an den Tastatur-Controller ausgeben, BAT-Kommandos	53	Speichergröße ist gesichert, CPU-Register ist gesichert, Real-Modus wir
	werden überprüft		eingstellt
0E	Tastatur-Controller-BAT sind überprüft	54	Shutdown beendet, CPU im Real-Modus , Gate A20 und parity/NN
0F	Initialisierung nach Tastatur-Controller-BAT fertig, Tastatur-Kommando-	E7	werden ausgeschaltet
10	Byte wird geschrieben. Tastatur-Kommando-Byte geschrieben, es wird ausgegeben, Pin 23, 24	57	Gate A20 und parity/NMI sind ausgeschaltet, Speichergröße wird eing richtet (Relocation und Shadowing)
10	blocking/unblocking-Kommando	58	Speichergröße festgelegt, "Hit-DEL-Message" wird gelöscht
11	Pin 23, 24 von der Tastatur ist blocked/unblocked, Test, ob INS-Taste	59	"Hit-DEL-Message" gelöscht, "WAIT-Message" wird dargestellt, DMA- ur
	während Power-on gedrückt ist	-	Interrupt-Controller-Test beginnt
12	Test INS-Taste fertig, DMA- und Interrupt-Controller werden ausgeschal-	60	DMA-Seiten-Register-Test fertig
	tet	62	DMA 1. Basisregister getestet
13	DMA-Controller #1, #2 und Interrupt-Controller #1, #2 sind ausgeschaltet,	65	DMA 2. Basisregister getestet
	Videoausgabe ist disabled und Port-B ist initialisiert, Chipset wird initial-	66	DMA-Programmierung fertig, 8259 Interrupt-Controller wird initialsiert
	siert um parlache auf per	7F	erweiterte NMI-Sources werden eingeschaltet
14	reserviert	80	Tastaturtest gestartet, Output-Buffer werden gelöscht, Test, ob unerwart
15	Chipset initialisiert, 8254-Timer-Test beginnt	81	te Taste gedrückt
16 17	reserviert case of the second	82	Tastatur-Reset/gedrückte Taste gefunden, Tastatur-Controller wird getest Tastatur-Controller ist getestet, Command-Byte wird geschrieben
18	reserviert	83	Command-Byte geschrieben, allgemeine Daten initialisiert
19	8254-Timer-Test in Ordnung, Memory-Refresh wird getestet	84	Test, ob Speichergröße übereinstimmt mit CMOS
1A	Memory-Refresh-Line ist geschaltet, 15 Mikrostunden ON/OFF-Time wird	85	Speichergröße 4 ist beendet, Test, ob Paßwort gesetzt ist
***	getestet	86	Paßwort getestet, Setup wird vorbereitet
20	Memory-Refresh-Periode von 30 Mikrosekunden abgeschlossen, Basis-	87	Setup ist vorbereitet, Setup wird ausgepackt und CMOS-Setup wi
	speicher 64k wird initialisiert		ausgeführt
21	reserviert	88	zurück vom CMOS-Setup, Bildschirm gelöscht
22	reserviert	89	Power-on-Message wird dargestellt
23	Basisspeicher 64k ist initialisiert, BIOS-Stack wird gesetzt	8B	Power-on-Message ist dargestellt, Video-BIOS wird ins RAM kopiert
24	benötigtes Setup vor der Interrupt-Vektor-Initialisierung fertig, Interrupt-	8C	Video-BIOS ist ins RAM kopiert, optionales Setup nach CMOS-Setup wi
25	Vektor-Initialisierung wird begonnen Interrupt-Vektor-Initialisierung fertig, Eingabeport 8042 für Turbo-switch	8D	gesetzt optionales Setup nach CMOS-Setup ist gesetzt, Maus wird getestet u
23	wird gelesen (wenn nötig) und Paßwort wird gelöscht, wenn nötig	OD	initialisiert
26	Eingabeport 8042 ist gelesen, allgemeine Daten für Turbo-switch werden	8E	Maus ist gestestet und initialisiert, Harddisk-Controller wird zurückgese
	initialisiert	8F	Harddisk-Controller zurückgesetzt, Floppy wird initialisiert
27	allgemeine Daten für Turbo-switch sind initialisiert, andere Initialisierung	90	reserviert
	vor dem Setzen des Videomodus werden vorgenommen	91	Floppy-Setup fertig, Harddisk-Setup wird ausgeführt
28	andere Initialisierung vor dem Setzen des Videomodus vorgenommen,	92	reserviert
0.4	Videomoduseinstellung wird vorbereitet	93	reserviert
2A 2B	verschiedene Busse werden initialisiert Kontrolle wird an andere Setups abgegeben vor einem möglichen Video-	94 95	Harddisk-Setup ausgeführt, Basis- und Erweiterungsspeicher wird gese Speicher eingerichtet, optionale BUSse auf Adresse C8000h werden eing
2D	ROM-Check	90	richtet
2C	Prozesse vor Video-ROM-Check erledigt, es wird ermittelt, ob Video-ROM	96	reserviert
20	vorhanden ist	97	Initialisierungen con C8000h fertig, optionaler ROM-Test fertig, Setu
2D	Video-ROM-Kontrolle fertig		Timer wird eingerichtet
2F	EGA/VGA nicht gefunden, Grafikspeicher Lese-/Schreibtest beginnt	98	optinaler ROM-Test durchgeführt
30	Grafikspeicher Lese-/Schreibtest fertig, "Retrace-check" beginnt	99	alle benötigten Initialisierungen nach ROM-Test fertig, Setup-Timer w
31	"Retrace-check" fehlgeschlagen, es beginnt alternate Video-Speicher-Test	late of soil	eingerichtet
32	alternate Video-Speicher-Test getestet, alternate "Retrace-check" beginnt	9A	Setzen der Timer und Druckerbasis-Adresse fertig, serielle Basisadres
34	Videotest vorbei, es wird der Grafikmodus gesetzt	0.0	wird gesetzt
35	reserviert	9B	serielle Basisadresse gesetzt, andere Initialisierungen vor Coprozess
36 37	reserviert Grafikmodus gesetzt, Power-on-Message wird dargestellt	9C	werden durchgeführt andere Initialisierungen vor Coprozessor wird initialisiert
38	verschiedene BUSes werden initialisiert (input, IPL, general devices) wenn	9D	Coprozessor initialisiert
50	vorhanden	9E	erweiterte Tastatur und Ziffernblock wird getestet
39	Fehler bei der Initialisierung verschiedener Busse werden gezeigt	9F	erweiterte Tastatur und Ziffernblock ist getestet, Tastatur ID wird ausge
3A	neue Cursor-Position wird gelesen und gespeichert, "Hit-DEL-Message"		ben
	wird dargestellt	A0	Tastatur ist ausgegeben, Tastatur ID-Flag wird zurückgesetzt
3B	"Hit-DEL-Message" ist dargestellt, Speichertest im virtuellen Modus wird	A1	Tastatur ID-Flag zurückgesetzt, Cache-Speicher wird getestet
40	vorbereitet	A2	Cache getestet, Softwarefehler wreden ausgegeben
40	Descriptor-Tabelle wird vorbereitet	A3	Tastaturrate wird eingestellt Wait-States werden eingestellt
41	reserviert Descriptor-Tabelle ist vorbereitet, virtueller Modus wird eingeschaltet für	A4 A5	Tasturrate ist eingestellt, Wait-States werden eingestellt Wait-States sind eingestellt, Bildschirm wird gelöscht und Parity/NI
	Speichertest	A0	eingeschaltet
42	Descriptor-Tabelle ist vorbereitet, virtueller Modus wird eingeschaltet für	A6	reserviert
	Speichertest	-A7	Parity/NMI sind eingeschaltet
43	viruteller Modus ist eingeschaltet, Interrupts für Diagnosemodus werden	A8	Kontrolle wird an E000h gegeben
Angel C	eingeschaltet	A9	Kontrolle wieder zurückerhalten
44	Interrupts eingeschaltet, Dten werden initialisiert für Speichertest	AA	Konfiguration wird dargestellt
45	Daten sind initialisiert, Test beginnt mit Ermittlung der Speichergröße	AB	reserviert
46	Speichergröße berechnet, Patterns werden gecschrieben für Speichertest	AC	reserviert
47	Pattern sind zum Teil in den erweiterten Speicher geschrieben, Pattern	AD	reserviert
40	werden in Base-Memory geschrieben	AE	reserviert
48	Pattern in Base-Memory geschrieben, es wird Speicher unter 1 MByte	AF	reserviert  Konfiguration ist dargestellt
49	gesucht Speicher unter 1 MByte ermittelt, Speicher über 1 MByte werden gesucht	B0 B1	Konfiguration ist dargestellt notwendiger Code wird in speziellen Bereich kopiert
4.7			Kontrolle wird an #19 zum Booten übergeben
4A	reserviert	00	

# **POST-Codes MR BIOS Version 2.0**

POST-Code	Beschreibung	POST-Code	Beschreibung
00	Kaltstart beginnt (erscheint nicht bei Software-Reset)	18	Bestimmung der Größe und Test des Erweiterungsspeichers
01	HOOK OO, ÖEM spezifisch, üblicherweise wird der Chipsatz auf die Default-Werte gesetzt	19	HOOK 04, Bestimmung der Größe und Test des Systemspeichers ('spezial' OEM-Speicher)
02	kritische I/Os werden ausgeschaltet	1A	Überprüfung des Timers
03	BIOS-Checksumme wird getestet	1B	Erkennung der seriellen Ports
0.0	Page-Register-Test (Port 81-8F)	1C	Erkennung der parallelen Ports
04 05	Page-Register-Test (Port 81-8F) 8042 Tastatur-Controller-Selbsttest	1D	Erkennung und Test des Coprozessors
06	Initialisierung der Bausteine 8237, 8254, 8259	1E	Erkennung und Test des Floppy-Controllers
07	HOOK 01,0EM spezifisch, üblicherweise wird der Cache ausge-	1F	Erkennung und Test des Harddisk-Controllers
U/	schaltet	20	Überprüfung und Setzen der festgesetzten CMOS-Werte, Darstel-
08	Testen der Refresh-Umschaltung		lung der anderen
09	Test des 8237	21	Überprüfen, ob der Rechner abgeschlossen ist
0A	64-KByte-Basis-Test	22	Einschalten von NUM-Lock, Test, ob Paßwort gesetzt ist
0B	Test des 8259	23	HOOK 05, OEM spezifisch
0C	8259/IRQ-Test	24	Einstellen der Tastaturrate
00	8254/Kanal-0-Test und -Initialisieurng	28	HOOK 06, OEM spezifisch, üblicherweise Einschalten des Shadow,
OD OE	8254-Kanal-2-Umschalttest, Testen des Lautsprecherkanals		Cache und Turbo
0F	reserviert	25	Floppy wird eingeschaltet
13	HOOk 02, OEM spezifisch, Einrichtung des 8-MHz-Bus	26	Harddisk wird eingeschaltet
10		27	Videomodus auf dem ersten Adanter wird gesetzt
10	Videoinitialisierung CMOS-Checksummen-Test	29	Videomodus auf dem ersten Adapter wird gesetzt A20-Gate wird ausgeschaltet, C8000h-E000h ROM-BIOS wird
11	Zulacean des Cheigher PAT	20	versucht zu aktivieren
12	Zulassen des Speicher-BAT	2A	DOS-Zeit wird gesetzt
14	Bestimmung der Größe und Test des Speichers (untere 64KByte	2B	Paritätsprüfung und NMI werden zugelassen
	bereits fertig	2C	E000h ROM-BIOS wird aktiviert
15	Zugriff auf den Speicher	2E	HOOK 07, OEM spezifisch, Einrichtung von EMS, wenn vorhan-
16	HOOK 03, OEM spezifisch, Bestimmung der Größe und Test des Cache-Speichers	20	den
17	Test des 120-Gate	2F	Kontrolle wird an INT19 zum Booten übergeben

# **POST-Codes Quadtel-BIOS**

POST-Code	Beschreibung	POST-Code	Beschreibung
00	Testen der CPU-Flags	46	Videoadapter wird intialisiert
02	Testen der CPU-Register	48	Interrupts werden getestet
03		4A	Start des zweiten Tests des Protected Mode
06 08 0A 0C	Initialisierung der Hardware	4C-56	Protected Mode wird getestet
08	Initialisierung des Chip-Satzes	58	AdreBleitung A20 wird getestet
UA	Ermittlung der BIOS-ROM-Checksumme	5A	Tastatur wird getestet
0C	DMA-Page-Register werden getestet	5C	ermitteln, ob XT- oder AT-Tastatur
0E 10	Timer wird getestet	5E	Start des dritten Tests des Protected Mode
10	Initialisierung der Timer	60	Basisspeicher wird überprüft
12 14	Testen des DMA-Controllers	62	Adressierung des Basisspeichers wird getestet
14	Initialisieren des DMA-Controllers	64	Shadow-RAM wird getestet
16	Interrupt-Controller initialisieren, Reset des Coprozessors	64 66	Extended Memory wird getestet
18	Interrupt-Controller werden getestet	68	Adressierung des Extended Memory wird getestet
1A	Memory-Refresh	00	Chairbargrade wird ermittelt
1C 1E	Adressierung des 64-KByte-Base-Memory wird getestet	6A	Speichergröße wird ermittelt
1E	64-KByte-Base-Memory wird getestet	6C	Fehlermeldungen werden ausgegeben
20	64-KByte-Base-Memory wird getestet (die oberen 16 Bit)	6E	BIOS in Shadow-RAM kopieren
22	Testen des Tastatur-Controllers	70	Timer wird auf Integrität geprüft
24	CMOS-RAM wird getestet	72	Uhr (CMOS-RAM) wird getestet
26	Testen des Protected Mode	74	Tastatur wird getestet
28	Speichergröße wird ermittelt	76	Interrupt-Vektoren initialisieren
24	Speicher wird getestet	78	Coprozessor wird getestet
20	Testen des Interleave-Zugriffs auf den Speicher	7A	Ermitteln der RS-232-Schnittstellen
2E	Protected-Mode-Test beendet	7C	Ermitteln der parallelen Schnittstellen
20	Unerwarteter Shutdown	7E	BIOS-Datenbereich initialisieren
30	Ausgabe der Speichergröße	80	Floppy- und Festplatten-Controller ermitteln
24	Relocate des Shadow-RAM	82	Floppy-Laufwerke werden getestet
34	EMS wird konfiguriert	84	Festplatten werden getestet
20 22 24 26 28 2A 2C 2E 30 32 34 36 38	Wait-States wenn nötig festlegen	86	Suche nach einem optimalen ROM
30	Löschen des 64-KByte-Base-Memory, CPU-Taktfrequenz ermit-	88	Key-Lock-Schalterstellung überprüfen
SA		8A	Darstellung der 'PressF1'-Message
0.5	teln	8C	restliche Systeminitialisierung (Cache)
3E	Jumperstellungen (8042) ermitteln	8E	Kontrolle an Interrupt 19hj (Boot Loader) übergeben
40	CPU-Taktfrequenz wird festgelegt	BO	unerwarteter Interrupt ist aufgetreten
44	Videoadapter wird gesucht	50	and manage management

## **POST-Codes Award-BIOS Version 4.50**

ST-Code	Beschreibung	POST-Code	Beschreibung
01	Test der Prozessor-Flags	28	Einrichten des EISA-Slots 8
02	Test der Prozessor-Register	29	Einrichten des EISA-Slots 9
03	Initialisierung von Timer, DMA und Interrupt-Controller	2A	Einrichten des EISA-Slots 10
03	Lesen von Port 61 h Bit 4	2B	
04	Lesen von Port of II bit 4		Einrichten des EISA-Slots 11
05	Initialisierung von Tastatur-Controller	2C	Einrichten des EISA-Slots 12
06 07	reserviert	2D	Einrichten des EISA-Slots 13
07	CMOS-Interface wird getestet	2E	Einrichten des EISA-Slots 14
08	die ersten 64 KByte des Speichers werden getestet	2F	Einrichten des EISA-Slots 15
09	erste Cache-Initialisierung	30	Bestimmung der Größe des Basis- und Erweiterungsspeichers
0A	Interrupt-Vektor-Tabelle wird geladen	31	Test des Speichers
OB	Test, ob CMOS-Checksumme o.k. oder INS-Taste gedrückt	32	Test des Speichers (EISA)
0C	Initialisierung der Tastatur	33-3B	reserviert
00	Initialiste unity der l'astatut	3C	
0D	Initialisierung der Videokart, Erkennung des CPU-Taktes		Einrichtung des Setup
0E	Test des Videospeichers, Vorbereitung des Bildschirms für POST-	3D	Initialisierung der Maus
	Messages-Ausgabe	3E 3F	Einrichtung des Cache, wenn im Setup eingeschaltet
OF	Test des DMA-Controller 0	3F	reserviert
10	Test des DMA-Controller 1	BF	Initialisierung des Chipset mit den Setup-Werten
11	Test der DMA-Page-Register	40	Virus-Warnung
12	reserviert	41	Initialisierung des Floppy-Controllers
13	reserviert	42	Initialisierung des Festplatten-Controllers
14		43	Initialisierung der Peripherie-Ports
14	Timer-Test	44	
15	Test des Interrupt-Controller 1	44	reserviert
16	Test des Interrupt-Controller 2	45	Initialisierung des Coprozessor
17	Test auf fehlerhafte Interrupt-Bits	46-4D	reserviert
18	Test auf Interrupt-Controller- und Timer-Funktionalität	4E	Darstellung der Fehler, Neustart, wenn nötig
19	Test von NMI-Bits in Port 61h, Löschen der NMI, wenn o.k.	4F	Sicherheitsüberprüfung, Paßwortabfrage, wenn eingerichtet in
1A	Anzeige des CPU-Taktes		Setup
1B	reserviert	50	Zurückschreiben des CMOS aus dem RAM, Löschen des Bildschirm
1C	reserviert	51	Einschalten des Parity und NMI, Cache wird eingeschaltet
10		52	nach optionalem ROM von C8000h bis EFFFh wird gesucht
1D 1E	reserviert	53	latioliciament de Zeitwerte
1E	reserviert		Initialisierung der Zeitwerte
1F	Setzen des EISA-Modus	54-5F	reserviert
20	Einrichten des EISA-Slots 0	60	Virusschutz
21-2F	Einrichten des EISA-Slots 1	61	Boot-Takt wird gesetzt
22	Einrichten des EISA-Slots 2	62	Tastatureinrichtung (Ziffernblock und Tastaturrate)
23	Einrichten des EISA-Slots 3	63	Auswahl des Boot-Gerätes
24	Einrichten des EISA-Slots 4	FF	BOOT
24 25	Einrichten des EISA-Slots 5	В0	falsche Interrupts im geschützten Modus
20		B1	NMI entdeckt
26	Einrichten des EISA-Slots 6	D1	
27	Einrichten des EISA-Slots 7	Ē1-EF	Setupseite aktiv (Seite #1:E1, '2:E2)

# **POST-Codes Phoenix-BIOS**

OST-Code	Beschreibung	POST-Code	Beschreibung
01	Prozessor wird getestet	20	zweiter DMA-Controller wird getestet
02	CMOS-RAM wird getestet	21	erster DMA-Controller wird getestet
03	BIOS-EPROM Checksumme ermitteln	22	erster Interrupt-Controller wird getestet
04	Timer-Test	22 23	zweiter Interrupt-Controller wird getestet
05	DAM-Controller wird getestet	24	reserviert
06	DMA-Page-Register wird getestet	25	Interrupt-Vektoren laden
08	Speicher-Refresh	26 27	reservieret
00		27	Tastaturcontroller wird getestet
09 0A	64KByte-Basis-Speicher	28	CMOS-RAM wird getestet
OA	Fehler im 64-KByte-Basis-Speicher	29	CMOS-Setup
OB	Parity-Logik wird getestet	2A	reserviert
OC	Adressierung des 64-KByte-Basis-Speicher wird getestet	2A 2B	Videospeicher wird getestet
OD	Parity-Fehler	2C	Videoadapter initialisieren
0E	reserviert	2D	Videoadapter-Test
0F	reserviert	2E	Video-ROM suchen
10	Bit 0 des 64-KByte-Basis-Speichers wird getestet	2F	Videoadapter o.k.
11	Bit 1 des 64-KByte-Basis-Speichers wird getestet	2F 30 31 32 33 34 35	Video-Adapter-ROM o.k.
12	Bit 2 des 64-KByte-Basis-Speichers wird getestet	31	monochromer Adapter wird getestet
13	Bit 3 des 64-KByte-Basis-Speichers wird getestet	32	Coloradapter (40 Zeichen) wird getestet
14	Bit 4 des 64-KByte-Basis-Speichers wird getestet	33	Coloradapter (80 Zeichen) wird getestet
15	Bit 5 des 64-KByte-Basis-Speichers wird getestet	34	Timer-Fehler
16	Bit 6 des 64-KByte-Basis-Speichers wird getestet	35	01 11 5 11
17	Bit 7 des 64-KByte-Basis-Speichers wird getestet	36	Snutdown-Fenier Gate-A20-Fehler
18	Bit 8 des 64-KByte-Basis-Speichers wird getestet	37	Interrupt-Fehler im Protected Mode
19	Bit 9 des 64-KByte-Basis-Speichers wird getestet	38	Speicherfehler im Beriich 01000h-0A000h
1A	Bit A des 64-KByte-Basis-Speichers wird getestet	39	Speicherfehler im Bereich 100000h-FFFFFh
1B	Bit B des 64-KByte-Basis-Speichers wird getestet	3A	zweiter Timer ist defekt
1C	Bit C des 64-KByte-Basis-Speichers wird getestet	3A 3B	Uhren-(CMOS-RAM-)Fehler
1D	Bit D des 64-KByte-Basis-Speichers wird getestet	3C	Test der seriellen Schnittstellen
1E	Bit E des 64-KByte-Basis-Speichers wird getestet	30	Test der serieller Schnittstellen
1F	Bit F des 64-KByte-Basis-Speichers wird getestet	3D 3E	Coprozessor wird getestet

# **POST-Codes Quadtel-BIOS**

POST-Code	Beschreibung	POST-Code	Beschreibung
01	Testen der CPU-Flags	5B	Relocat-Shadow-RAM
02	Testen des CPU-Registers	5C	EMS konfigurieren
03	Ermittlung der BIOS-ROM-Checksumme	5D	reserviert
04	Testen des DMA-Controllers	5E	64-KByte-Base-Memory wird getestet
05	Testen des Timer	60	CMOS-RAM wird getestet
06	Adressierung des 64-KByte-Base-Memory wird getestet	61	Video-Adapter wird getestet
07	Testen des 64-KByte-Base-Memory	63	Interrupts im Protected Mode werden getestet
08	Testen des Interrupt-Controllers		Adre@leitung A20 freieghelten
09	Interrupt aufgetreten	64	Adreßleitung A20 freischalten
09 0A	reserviert	65	Adreßleitungen des Speichers werden getestet
0B	CPU in den Protected Mode geschaltet	66	Speicher wird getestet
0C	Testan der DMA Page Pagister	67	Extended Memory wird getestet
0D	Testen der DMA-Page-Register	68	Timer-Interrupt wird getestet
OD	Memory-Refresh Testen des Tastatur-Controllers	69	Uhr (CMOS-RAM) wird getestet
0E		6A	Tastatur wird getestet
OF	Protected Mode wird getestet	6B	Coprozessor wird getestet
10-15	CPU-Register-Test	6C	RS-232-Schnittstelle werden getestet
16	Testen des Tastatur-Controllers	6D	parallele Schnittstellen werden getestet
17	Shutdown	6E	reserviert
18	Shutdown während des Speichertests	6F	Floppy-Laufwerke werden getestet
19	Copyright-Checksummen-Fehler	70	Festplatte wird getestet
1A	BMS-Checksummen-Fehler	71	Key-Lock-Schalter wird überprüft
50	Initialisierung der Hardware	72	Maus wird getestet
51	Timer intialisieren	73 -8F	reserviert
52	DMA-Controller initialisieren	90	RAM-Setup
52 53 54 55	Initialisierung der Interrupt-Controller	91	
54	Initialsierung des Chipsatzes	91	CPU-Taktfrequenz wird festgelegt
55	reserviert	92	Systemkonfiguration wird verifiziert
56	In den Protected Mode schalten	93	BIOS wird initialisiert
57	Speichergröße wird ermittelt	94	Kontrolle wird an Interrupt 19h zum Booten übergeben, Bootgerä
58	reserviert		wird ermittelt
59	in den Real Mode schalten	95	Reset der Hardware
5A	Speichergröße wird ermittelt	96	Cache-Controller wird intialisiert

## POST-Codes AMI BIOS2.2x

OST-Code	Beschreibung	POST-Code	Beschreibung
00	Flag test	5D	Verify VERR instruction
03	Register test	60	Address line 20 test
06	System hardware initialization	63	Unexpected exception test
09	BIOS ROM checksum	66	Start third protected mode test
0C	Pageregister test	69	Address line test
ÛĒ	8254 Timer test	6A	Scan DDNIL bits for null pattern
12	Memory refresh initialization		System memory test
15	8237 DMA controller test	6C 6F	Shadow memory test
0C 0F 12 15 18	8237 DMA initialization	72	Extended memory test
18	8259 interrupt controller initialization		Verify memory configuration
1B 1E	8259 interrupt controller test	75 78	Display configuration error messages
21	Memory refresh test	7B	Copy system BIOS to shadow memory
21 24	Base 64KB address test	7E	8254 clock test
27	Base 64KB memory test	81	MC46818 real time clock test
2/	8742 Keyboard self test	84	Keyboard test
20	MC146818 CMOS test	84 87	Determine keyboard type
27 2A 2D 30 33 36	Start first protected mode test	8A	Stuck key test
30	Memory Sizing test	8D	Initialize hardware interrupt vectors
36	First protected mode test passed	90	Math coprocessor test
30		90 93	Determine COM ports a vailable
39	First protected mode test failed CPU speed calculation	96	Determine LPT ports a vailable
39 3C 3F	Read 8742 hardware switches	90	Initialize BIOS data area
3F		99 9C	Fixed/Flopps controller test
42	Initialize interrupt vector area	9F	
42 45 48 4B 4E 51	Verify CMOS configuration	A2	Floppy disk test Fixed disk test
48	Test and initialize video system	A5	External ROM scan
46	Unexpected interrupt test	AS A8	
4E	Start second protected mode test	AG AE	System key lock test
51	Verify LDT instruction	AE AE	F1 error message test
57	Verify LSL instruction	B1	System boot initialization
5A	Verify LAR instruction	ы	Interrupt 19 boot loader

#### EG-Konformitätserklärung

Für das folgend bezeichnete Erzeugnis

#### POST-Karte

wird hiermit bestätigt, daß es den Schutzanforderungen entspricht, die in der Richtlinie des Rates zur Angleichung der Rechtsvorschriften der Mitgliedstaaten über die elektromagnetische Verträglichkeit (89/336/EWG) festgelegt sind. Diese Erklärung gilt für alle Exemplare, die nach den entsprechenden Fertigungsunterlagen hergestellt werden. Zur Beurteilung des Erzeugnisses hinsichtlich elektromagnetischer Verträglichkeit wurden folgende Normen herangezogen:

EN 50081-1:1992 /

EN 55022

EN 55014

EN 50082-1:1992 /

IEC 801-2 (8kV AD)

IEC 801-3 (3V/m unmod.) / ENV 50140 (3V/m mod.)

IEC 801-4 (1kV auf Netzl. 0.5kV auf Signall.)

Diese Erklärung wird verantwortlich für den Hersteller/Importeur

Elektronik-Literatur-Verlag GmbH

26789 Leer

abgegeben durch

Dipl.-Ing. Lothar Schäfer
Entwicklungsingenieur / EMV-Beauftragter

Leer, den 21.06.1995

L. Schöfn

(Rechtsgültige Unterschrift)

### Hinweise zur Betriebsumgebung im Rahmen des EMVG

Die zur Beurteilung des Produktes herangezogenen Normen legen Grenzwerte für den Einsatz im Wohnbereich, Geschäfts- und Gewerbebereich sowie in Kleinbetrieben fest, wodurch der Einsatz des Erzeugnisses für diese Betriebsumgebung vorgesehen ist. Hierzu gehören folgende, typische Einsatzorte und Räumlichkeiten:

- Wohngebäude/Wohnflächen wie Häuser, Wohnungen, Zimmer usw.;
- Verkaufsflächen wie Läden, Großmärkte usw.:
- Geschäftsräume wie Ämter und Behörden, Banken usw.;
- Unterhaltungsbetriebe wie Lichtspielhäuser, öffentliche Gaststätten,
   Tanzlokale usw.;
- im Freien befindliche Stellen wie Tankstellen, Parkplätze, Vergnügungs- und Sportanlagen usw.;
- Räume von Kleinbetrieben wie Werkstätten, Laboratorien,
   Dienstleistungszentren usw.

Alle Einsatzorte sind dadurch gekennzeichnet, daß sie in die öffentliche Niederspannungs-Stromversorgung angeschlossen sind. Bei dem Einsatz in einer elektromagnetisch stärker gestörten Umgebung wie z.B. der typischen Industrieumgebung, können insbesondere Probleme mit einer nicht ausreichenden Störfestigkeit des Erzeugnisses auftreten.



#### Technischer Kundendienst

Für Fragen und Auskünfte stehen Ihnen unsere qualifizierten technischen Mitarbeiter gerne zur Verfügung. Wir bitten Sie um Verständnis, daß wir technische Auskünfte nicht telefonisch, sondern schriftlich erteilen. Bitte richten Sie Ihr Schreiben an:

ELV • Herrn Trotte • 26787 Leer

#### Reparaturservice

Für Geräte, die aus ELV-Bausätzen hergestellt wurden, bieten wir unseren Kunden einen Reparaturservice an. Selbstverständlich wird Ihr Gerät so kostengünstig wie möglich instand gesetzt. Im Sinne einer schnellen Abwicklung führen wir die Reparatur sofort durch, wenn die Reparaturkosten den halben Komplettbausatzpreis nicht überschreiten. Sollte der Defekt größer sein, erhalten Sie zunächst einen unverbindlichen Kostenvoranschlag. Bitte senden Sie Ihr Gerät an:

ELV • Reparaturservice • 26787 Leer